PATENT APPLICATION

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re the Application of:

ABE, et al.

Group Art Unit: Unknown

Application No.: Unknown

Examiner: Unknown

Filed: July 29, 2003

Attorney Dkt. No.: 108066-00092

For: SEMICONDUCTOR INTEGRATED CIRCUIT HAVING CONTROLLABLE

INTERNAL SUPPLY VOLTAGE

CLAIM FOR PRIORITY

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Date: July 29, 2003

Sir:

The benefit of the filing date(s) of the following prior foreign application(s) in the following foreign country is hereby requested for the above-identified patent application and the priority provided in 35 U.S.C. §119 is hereby claimed:

Foreign Application No. 2002-231451, filed August 8, 2002 in Japan.

In support of this claim, certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the requirements of 35 U.S.C. §119 have been fulfilled and that the Patent and Trademark Office kindly acknowledge receipt of these/this document.

Please charge any fee deficiency or credit any overpayment with respect to this paper to Deposit Account No. 01-2300.

Respectfully submitted,

Charles M. Marmelstein Registration No. 25,895

Customer No. 004372
ARENT FOX KINTNER PLOTKIN & KAHN, PLLC
1050 Connecticut Avenue, N.W.,
Suite 400
Washington, D.C. 20036-5339

Tel: (202) 857-6000 Fax: (202) 638-4810

CMM/cam

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2002年 8月 8日

出 願 番 号

Application Number: 特願2002-231451

[ST.10/C]:

[JP2002-231451]

出 願 人 Applicant(s):

富士通株式会社

2003年 2月21日

特 許 庁 長 官 Commissioner, Japan Patent Office



特2002-231451

【書類名】 特許願

【整理番号】 0240297

【提出日】 平成14年 8月 8日

【あて先】 特許庁長官 殿

【国際特許分類】 H01L 27/00

【発明の名称】 内部電源電圧が制御される半導体集積回路

【請求項の数】 8

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 阿部 裕之

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 高須賀 豊

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 伊勢 尚生

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 鷹野 裕子

【発明者】

【住所又は居所】 福島県会津若松市門田町工業団地4番地 株式会社富士

通東北エレクトロニクス内

【氏名】 高橋 幸江

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】

100094525

【弁理士】

【氏名又は名称】

土井 健二

【選任した代理人】

【識別番号】 100094514

【弁理士】

【氏名又は名称】 林 恒徳

【手数料の表示】

【予納台帳番号】 041380

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9704944

【プルーフの要否】

要

【書類名】

明細書

【発明の名称】内部電源電圧が制御される半導体集積回路

【特許請求の範囲】

【請求項1】半導体集積回路において、

外部電源電圧を降圧して内部電源電圧を生成する内部電源電圧発生回路と、前記内部電源電圧を供給されて動作する内部回路とを有し、

前記内部電源電圧発生回路は、前記内部回路の動作速度に応じて、生成する内部電源電圧のレベルを変更することを特徴とする半導体集積回路。

【請求項2】請求項1において、

前記内部回路の動作速度に応じて制御された周波数の内部クロックを生成する クロック制御回路を有し、

前記内部クロックが第1の周波数に制御される時は、前記内部電源電圧が第1の電圧に制御され、前記内部クロックが第1の周波数より低い第2の周波数に制御される時は、前記内部電源電圧が第1の電圧より低い第2の電圧に制御されることを特徴とする半導体集積回路。

【請求項3】請求項1において、

前記内部回路の動作速度に応じて制御された周波数の内部クロックを生成する クロック・電圧制御回路を有し、

当該クロック・電圧制御回路は、前記内部クロックの周波数を制御すると共に、前記内部電源発生回路が生成する内部電源電圧のレベルを前記内部クロックの 周波数に対応するレベルに制御することを特徴とする半導体集積回路。

【請求項4】請求項3において、

前記内部クロックが第1の周波数に制御される時は、前記内部電源電圧が第1の電圧に制御され、前記内部クロックが第1の周波数より低い第2の周波数に制御される時は、前記内部電源電圧が第1の電圧より低い第2の電圧に制御されることを特徴とする半導体集積回路。

【請求項5】請求項2乃至4のいずれかにおいて、

前記内部電源電圧の制御された電圧レベルは、それぞれ対応する内部クロック の周波数に対して前記内部回路が動作可能な下限電圧レベルよりも高く制御され ることを特徴とする半導体集積回路。

【請求項6】請求項2または4において、

前記内部電源電圧が前記第2の電圧から第1の電圧に増加制御されるときは、 前記内部電源電圧発生回路が生成する前記内部電源電圧が前記第1の電圧に上昇 したことが確認された後に、前記内部クロックの周波数が前記第2の周波数から 第1の周波数に変更制御されることを特徴とする半導体集積回路。

【請求項7】請求項1において、

前記内部回路がスタンバイモードに制御される時は、前記内部電源電圧発生回路は内部電源電圧の発生を停止することを特徴とする半導体集積回路。

【請求項8】請求項2において、

前記内部回路に含まれるCPUが実行するプログラムに応じて、クロック制御 回路が生成する内部クロックの周波数が制御され、更に、内部電源電圧発生回路 が生成する内部電源電圧レベルが制御されることを特徴とする半導体集積回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、制御用のマイクロコントローラのような半導体集積回路に関し、特に内部電源電圧が動作モードに応じて制御可能であり、それによって省電力化された半導体集積回路に関する。

[0002]

【従来の技術】

近年の半導体集積回路、特に制御用のマイクロコントローラは、高速処理で且 つ低消費電力をより強く要求されている。高速処理の要求に伴い、集積回路の微 細化が進み、トランジスタのサイズが小さく、その動作電圧も低くなる傾向にあ る。そのために、半導体集積回路内の内部電源電圧を、外部回路の電源電圧に比 較して低くするために、外部電源電圧を降圧して内部電源電圧を生成する直流電 圧レギュレータが内蔵される。内部電源電圧を低く制御することにより、半導体 集積回路の消費電力を低下させることができる。

[0003]

また、低消費電力化のために、マイクロコントローラなどの半導体集積回路には、各種の省電力モードが設けられている。例えば、一定期間動作指令がない場合にスタンバイモードに移行し、クロックの供給を停止して内部回路の一部の動作を停止させるよう制御される。

[0004]

【発明が解決しようとする課題】

従来の半導体集積回路では、内部電源電圧は一定値になるよう制御されている。例えば、内部回路が高速動作モードであっても低速動作モードであっても、内部電源電圧は一定値に制御されている。但し、高速動作モードでは動作用クロックの周波数は高くなり、それに伴い内部回路の消費電力も高くなるが、低速動作モードでは動作用クロックの周波数が低くなり、それに伴い内部回路の消費電力も低くなる。このように、動作用クロック周波数を低く制御して内部回路を低速動作させることにより、実質的な省電力モードを実現することができ、トータルで省電力化を実現している。

[0005]

しかしながら、近年において更なる省電力化が要求されている。例えば、制御 対象装置が電池により駆動される携帯型装置などの場合は、よりいっそうの消費 電力化が必要になる。

[0006]

そこで、本発明の目的は、省電力化を可能にした半導体集積回路を提供することにある。

[0007]

【課題を解決するための手段】

上記の目的を達成するために、本発明の一つの側面は、外部電源電圧を降圧して内部電源電圧を生成する内部電源電圧発生回路を有する集積回路において、内部電源電圧を供給されて動作する内部回路を有し、内部電源電圧発生回路は、内部回路の動作速度に応じて、生成する内部電源電圧のレベルを変更することを特徴とする。

[0008]

上記の発明の側面において、好ましい実施例では、内部回路の動作速度に応じて制御された周波数の内部クロックを生成するクロック制御回路を有し、内部クロックの周波数がより高く制御されるときは、内部電源電圧もより高く制御され、内部クロックの周波数がより低く制御されるときは、内部電源電圧もより低く制御される。これにより、内部回路の動作不能状態を回避し、低速動作時における消費電力をいっそう低減することができる。

[0009]

上記の発明の側面において、より好ましい実施例では、内部回路の動作速度に応じて制御された周波数の内部クロックを生成するクロック制御回路が、内部クロックの周波数を制御すると共に、内部電源発生回路が生成する内部電源電圧のレベルを制御する。具体的には、内部クロックが第1の周波数に制御される時は、内部電源電圧が第1の電圧に制御され、内部クロックが第1の周波数より低い第2の周波数に制御される時は、内部電源電圧もより低い第2の電圧に制御される。このように、内部クロックがより高い周波数に制御される時は、内部電源電圧もより高く制御され、内部クロックがより低い周波数に制御される時は、内部電源電圧もより低く制御される。但し、内部電源電圧の電圧レベルは、それぞれの内部クロックの周波数に対して内部回路が動作可能な下限電圧レベルよりも高く制御される。

[0010]

更に、上記の発明の側面において、より好ましい実施例では、内部回路がスタンバイモード若しくはスリープモードに制御される時は、内部電源電圧発生回路は内部電源電圧の発生を停止する。これにより、スタンバイモード時には、内部回路の非動作状態におけるリーク電流も防止することができ、それに伴い消費電力を低減させることができる。

[0011]

更に、上記の発明の側面において、より好ましい実施例では、内部回路に含まれるCPUが実行するプログラムに応じて、クロック制御回路が生成する内部クロックの周波数が制御され、更に、内部電源電圧発生回路が生成する内部電源電圧レベルが制御される。つまり、実行するプログラムによって高速動作モードか

低速動作モードかが判別され、高速動作モード時には、内部クロックの周波数がより高く、内部電源電圧がより高く制御され、低速動作モード時には、内部クロックの周波数がより低く、内部電源電圧がより低く制御される。

[0012]

【発明の実施の形態】

以下、図面を参照して本発明の実施の形態例を説明する。しかしながら、本発明の保護範囲は、以下の実施の形態例に限定されるものではなく、特許請求の範囲に記載された発明とその均等物にまで及ぶものである。

[0013]

図1は、本実施の形態における動作周波数と動作電圧との関係を示す図である。横軸は、半導体集積回路の内部回路に供給される内部クロックの周波数下であり、縦軸は、内部電源電圧IVccである。本発明者らは、クロックの周波数が高い高速動作モードの時は、内部電源電圧をある程度高くしないと内部回路が動作不能になるが、クロックの周波数が低い低速動作モードでは、内部電源電圧をある程度低くしても内部動作は動作可能であることを見いだした。つまり、クロックの動作周波数に対して内部回路が動作可能な下限内部電源電圧Vminは、図1に示されるとおり、高い周波数では高くなるが、低い周波数では低くなる。つまり、動作周波数が低くなると、低い電源電圧であっても下限内部電源電圧min以上であれば内部回路は正常に動作可能になる。

[0014]

電圧V1は、例えば、従来の内部電源電圧発生回路が生成する内部電源電圧のレベルである。この内部電源電圧V1は、破線で示されるとおり、最大クロック周波数に対応する下限内部電源電圧より高く、従来において、クロックの周波数下が高い時も低い時も、内部電源電圧は一律にV1レベルに制御されている。それに対して、本実施の形態では、クロック周波数下が高い時は、そのクロック周波数で動作可能な最低内部電源電圧Vminより高い電圧V1に内部電源電圧を制御し、クロック周波数下がそれより低い場合は、それぞれのクロック周波数で動作可能な最低内部電源電圧Vminより高いが、電圧V1より低い電圧V2, V3に内部電源電圧をそれぞれ制御する。

[0015]

更に、本実施の形態では、スタンバイモード時には、内部クロックが停止し周波数はゼロになるが、その時、内部電源電圧発生回路による内部電源電圧の発生を停止する。その結果、内部電源電圧もゼロに制御される。即ち、図1内の太線で示されるとおり、動作周波数が低くなるにしたがい、内部電源電圧IVccのレベルは、点A,B,C,D,E,Fと制御される。これらの制御された電圧レベルは、それぞれの周波数で内部回路が動作可能な最低電圧Vminよりも高くなるように設定される。

[0016]

図2は、図1の内部電源電圧の制御に対応する動作周波数と消費電流との関係を示す図である。横軸はクロック周波数を、縦軸は消費電流をそれぞれ示す。図2には、内部電源電圧がV1, V2, V3に制御された時の消費電流が示される。例えば、内部電源電圧がV1に制御された場合は、周波数Fの低下に比例して、消費電流も低下する。従来は、内部電源電圧がV1に固定されていたので、電圧V1の特性直線(破線)のように、周波数Fの低下に比例して消費電流も低下していた。

[0017]

それに対して、本実施の形態では、内部クロック周波数Fが低くなると、それに伴って内部電源電圧はV2, V3と低下するように制御される。従って、図2中に太線で示したとおり、クロック周波数が低いモードでの消費電流は従来例よりもより低く制御される。即ち、点A, B, C, D, E, Fに示されるように、消費電流は低減される。

[0018]

さらに、スタンバイモード時には、内部電源電圧IVccがゼロに制御される。スタンバイモード時には、内部回路に供給されるクロックが停止されるので、クロックに応答する動作による消費電流は無くなるが、内部電源電圧が供給されている限りは、内部回路内のリーク電流により消費電流が発生していた。本実施の形態では、その時に、クロックの停止と共に内部電源電圧も停止されるので、上記のリーク電流も発生しない。但し、内部回路が完全に停止するので、スタンバイ

モードから復帰するときは、パワーオン時と同様のリセット動作が必要になる。 そのために、外部リセット端子を有し、外部からのリセット信号に応答して、内 部ではパワーオンリセットと同じ初期化動作が行われる。

[0019]

図3は、本実施の形態における半導体集積回路の一部構成図である。集積回路 10は、例えば、各種の制御を行う1チップコントローラであり、内部回路14 は、外部からのプログラム命令を実行して所定の制御信号を出力するCPUが含まれる。この内部回路14には、内部電源電圧IVccと内部クロックICLKとがそれぞれ供給される。また、集積回路10は、外部から供給される外部電源電圧EVcc から内部電源電圧IVccを生成するDC-DCレギュレータ(電圧制御回路)からなる内部電源電圧発生回路12を内蔵する。この内部電源電圧配線には、外付けまたは内蔵された平滑化コンデンサCpが接続される。

[0020]

集積回路10は、更に、外部から供給されるクロックECLKから分周したクロッ クを生成するPLL回路20と、内部動作速度に応じて周波数を制御した内部ク ロックを生成するクロック制御回路22とを有する。具体的には、クロック制御 回路22は、内部回路14内のCPUにより、動作モードに応じて設定されるP LL選択レジスタ24、ギア選択レジスタ26、及びスタンバイモード選択レジ スタ28の設定値に応じて、PLL回路20が生成するいずれかの分周クロック か外部クロックかを内部クロックICLKとして生成し、更にスタンバイモード時に クロックを停止する。 P L L 選択レジスタ24には、外部クロックECLKか、 P L L回路20が生成する分周クロックかのいずれかを選択する制御データが設定さ れる。また、ギア選択レジスタ26には、PLL回路20が発生する分周クロッ ク(例えば分周比1倍、2倍、4倍)のいずれかを選択する制御データが設定さ れる。そして、スタンバイモード選択レジスタ28には、スタンバイモード時の 制御データが設定される。このレジスタにスタンバイモードを示す制御データが 設定されると、クロック制御回路22は、スタンバイ信号STBをPLL回路20 に供給し、PLL回路20の動作を停止させる。これにより、内部クロックICLK は停止する。

[0021]

内部回路 1 4 内の C P U は、実行するプログラム命令から内部回路の動作速度を検出し、それに対応した制御データをレジスタ群 2 4、 2 6, 2 8 それぞれに設定する。若しくは、一定期間動作指令を受信しない場合等は、C P U がスタンバイモード選択レジスタ 2 8 に制御データを設定する。

[0022]

このように、クロック制御回路 2 2 は、内部回路の動作速度に応じて、内部クロックICLKの周波数を可変制御する。従って、クロック制御回路 2 2 は、内部回路の動作速度を常に取得している。そこで、本実施の形態では、クロック制御回路 2 2によって、内部電源電圧発生回路 1 2 が生成する内部電源電圧IVccの電圧レベルが制御される。具体的には、クロック制御回路 2 2 は、内部クロックICLKの周波数に応じて、電圧制御信号VCONaを内部電源電圧設定レジスタ 1 6 に設定する。そして、内部電源電圧発生回路 1 2 は、この内部電源電圧設定レジスタ 1 6 の設定データに応じて、生成する内部電源電圧IVccのレベルを制御する。

[0023]

具体的な制御方法によれば、図1に示したとおり、内部クロックICLKの周波数が高い時は、内部電源電圧IVccの電圧も高く制御され、内部クロックICLKの周波数が低い時は、内部電源電圧IVccの電圧も低く制御される。従って、クロック制御回路22は、内部クロック周波数の制御に加えて、内部電源電圧の制御も行うので、図3中ではクロック・電圧制御回路となっている。

[0024]

内部電源電圧設定レジスタ16は、クロック・電圧制御回路22以外に、内部回路14内のCPUから内部バスBUSを介して設定されることも可能である。CPUは、プログラムの実行に伴い内部クロックの周波数の制御以外に、内部電源電圧のレベルの制御を、内部電源電圧設定レジスタ16を介して直接行うことができる。

[0025]

内部回路がスタンバイモードになると、内部クロックICLKが停止すると共に、 内部電源電圧IVccの生成も停止される。それに伴い、内部回路14はほぼ完全に 停止する。それに伴い、スタンバイモードから通常動作モードに復帰するための復帰動作ができなくなる。従って、本実施の形態では、外部から供給されるリセット信号RSTに応答して、外部リセット回路18が、初期化信号INIにより内部電源電圧設定レジスタ16の設定値を初期化する。この初期化動作により、内部電源電圧発生回路12は、内部電源電圧IVccの発生を再開し、内部回路14が動作可能状態になる。また、初期化信号INIはクロック・電圧制御回路22にも供給され、それに応答して、クロック・電圧制御回路22は、内部クロックICLKの発生を再開する。

[0026]

このように、スタンバイモード時に内部電源電圧IVccの発生を停止することに伴って、外部の制御回路からのリセット信号RSTに応答して、内部電源電圧IVccが復帰する構成を有する。外部リセット回路18には、外部電源電圧が供給され、スタンバイモード時に外部リセット信号RSTに応答して動作できるようになっている。

[0027]

クロック・電圧制御回路22は、内部クロックICLKの周波数と、内部電源電圧IVccの電圧レベルとを共に制御する。その場合、高速動作から低速動作に移行する場合は、内部クロックICLKの周波数が低くなるように制御されると共に内部電源電圧IVccのレベルも低くなるように制御される。内部クロックICLKを低下する制御は、比較的短時間で完了するが、内部電源電圧IVccの低下は、平滑化コンデンサCpなどのため、徐々に進行する。しかし、内部回路14には、動作可能な最低電圧より高い内部電源電圧が供給されるかぎりは、その内部動作に支障はない。

[0028]

一方、低速動作から高速動作に移行する場合は、内部電源電圧IVccの増加制御を先行して行い、実際の内部電源電圧IVccが増加したことを確認してから、内部クロックICLKの周波数を高くする制御を行う必要がある。上記と同様に、内部電源電圧IVccの上昇には徐々にしか進行しないので、実際の内部電源電圧IVccの上昇したことを確認してから、その電圧レベルで動作可能な周波数まで内部クロッ

クICLKが増加制御される。

[0029]

そのために、本実施の形態の集積回路10は、電源電圧監視回路30を有する。電源電圧監視回路30は、電圧レギュレータ12が生成する内部電源電圧IVccのレベルを監視し、検出した電圧レベルを電源電圧検出レジスタ34に格納する。そのために、電源電圧監視回路31は、内部電源電圧IVccと3つの基準電圧V1, V2, V3とをそれぞれ比較するコンパレータ31,32,33を有し、それらコンパレータの出力信号が電源電圧検出レジスタ34に格納される。この動作の詳細は後述する。そして、電源電圧検出レジスタ34に設定されたデータは、クロック・電圧制御回路22に供給され、内部クロックICLKの周波数制御のために参照される。つまり、内部クロックICLKの周波数を増加させる時は、内部電源電圧IVccを高くするように制御し、それに応答して電源電圧監視回路31により検出される内部電源電圧IVccの電圧上昇を待って、前記内部クロックICLKの周波数を高くするよう制御する。

[0030]

図4は、内部電源電圧発生回路の詳細回路図である。内部電源電圧発生回路12は、例えばDC-DCレギュレータであり、供給される外部電源電圧EVccと生成される内部電源電圧IVccとの間に、電圧制御用のPチャネルトランジスタT1が設けられる。そして、この電圧制御用トランジスタT1のゲートには、基準電圧Vrefが供給される負入力端子IN2と、内部電源電圧IVccを抵抗分割した電圧が供給される正入力端子IN1とを有する差動増幅器ampの出力が供給される。内部電源電圧IVccは、抵抗R1,R2,R3,R4により分割され、それぞれの抵抗分割されたノードn1,n2,n3は、フィードバックトランジスタT2,T3,T4を介して、正入力端子IN1にフィードバックされる。

[0031]

このフィードバックトランジスタT2, T3, T4は、内部電源電圧設定レジスタ16の2ビットの制御データVSO,VS1をデコードするデコーダ13の出力CV3, CV2, CV1に応じて、いずれか一つが導通状態に制御される。導通状態に制御されたフィードバックトランジスタを介して、ノードn1, n2, n3

のいずれかが差動増幅器ampの正入力IN1に供給される。また、デコーダ13の出力CVoffは、差動増幅器ampに供給され、それに応答して、差動増幅器ampの出力はHレベルに制御され、電圧制御用トランジスタT1は非導通状態にされる。その結果、内部電源電圧IVccの生成は停止され、抵抗列R1乃至R4によって、内部電源電圧IVccはグランドレベルになる。

[0032]

差動増幅器ampは、正入力IN1と負入力IN2とが等しくなる状態でバランスする。例えば、デコーダ13の出力CV3がHレベルでフィードバックトランジスタT2が導通状態にあるときは、ノードn1の電圧が基準電圧Vrefと等しくなるように、差動増幅器ampが電圧制御用トランジスタT1を制御する。ノードn1の電圧が基準電圧Vrefより低くなると、差動増幅器ampの出力はより低く制御され、それに応答して電圧制御用トランジスタT1はより深く導通して、内部電源電圧IVccは高くなる。それに伴い、ノードn1の電圧も上昇して、基準電圧Vrefのレベルで安定状態になる。一方、ノードn1の電圧が基準電圧Vrefより高くなると、差動増幅器の出力はより高く制御され、電圧制御用トランジスタT1はより浅く導通して、内部電源電圧IVccは低くなる。それに伴い、ノードn1の電圧も低下して、基準電圧Vrefのレベルで安定状態になる。

[0033]

デコーダ13の制御信号CV3がHレベルの時は、ノードn1が基準電圧Vrefに等しくなるように制御されるので、内部電源電圧IVccは、抵抗R1とR2+R3+R4との抵抗分割比に応じた電圧レベルになる。また、制御信号CV2がHレベルの時は、ノードn2が基準電圧Vrefに等しくなるように制御されるので、内部電源電圧IVccは、抵抗R1+R2とR3+R4の抵抗分割比に応じた電圧レベルになる。更に、制御信号CV1がHレベルの時は、内部電源電圧IVccは、抵抗R1+R2+R3とR4の抵抗分割比に応じた電圧レベルになる。従って、制御信号CV1がHレベルの時に内部電源電圧IVccは最も高い電圧に制御され、制御信号CV2、CV3がそれぞれHレベルの時は、順に低い電圧に制御される。

[0034]

従って、図1に示したように、内部電源電圧IVccを電圧V1, V2, V3に制

御するためには、制御信号CV1, CV2, CV3 をそれぞれH レベルに制御すれば良い。また、スタンバイモード時には、制御信号CVoffがH レベルになり、内部電源電圧の生成が停止される。

[0035]

この内部電源電圧設定レジスタ16では、2ビットの設定値VSO,VS1が3つの制御信号INI、VCONa、VCONsにより設定される。図3に示したとおり、外部リセット回路18から供給される初期化信号INIに応答して、2ビットの設定値VSO,VS1は初期値(1,1)に設定されると、制御信号CV1がHレベルになり、内部電源電圧IVccは最も高い電圧V1に制御される。また、クロック・電圧制御回路22から供給される制御信号VCONaに応答して、2ビットの設定値VSO,VS1は、初期値(1,1)とそれ以外の(1,0)、(0,1)、(00)のいずれかに設定される。設定値が(1,0)の時は制御信号CV2がHレベルになり、内部電源電圧は電圧V2に制御され、設定値が(0,1)の時は制御信号CV3がHレベルになり、内部電源電圧は電圧V3に制御され、設定値(0,0)の時は制御信号CVoffがHレベルになり、内部電源電圧の生成は停止される。

[0036]

更に、内部回路 1 4 内の C P Uが、プログラムの実行に伴って、制御信号 VCON sにより内部電源電圧設定レジスタ 1 6 の設定値 VSO, VS1を可変設定することもある。これにより、C P U は、直接、内部電源電圧の制御を行うことができる。

[0037]

図5は、電源電圧監視回路の詳細回路図である。この電源電圧監視回路30は、外部電源EVccの抵抗分割などでそれぞれ生成される基準電圧V1, V2, V3と内部電源電圧IVccとをそれぞれ比較する差動比較器31,32,33と、各差動比較器からの出力を格納する電源電圧検出レジスタ34と、差動比較器33の出力を反転して低電圧リセット信号VRSTを出力するインバータ35とを有する。

[0038]

とHレベルになる。内部電源電圧IVccが電圧V2以上になると、レジスタ34の設定値VD1はLレベルになり、V2より低いとHレベルになる。同様に、内部電源電圧IVccが電圧V3以上では、レジスタ34の設定値VD2はLレベルになり、V3より低いとHレベルになる。従って、電源電圧監視回路30は、内部電源電圧IVccが、低いレベルから電圧V1, V2, V3に達したか否かにより、レジスタ34の検出データVD0,VD1,VD2がそれぞれLレベルからHレベルになる。

[0039]

前述したとおり、クロック・電圧制御回路22は、内部クロックICLKの周波数をより高く制御する時は、最初に内部電源電圧を上昇させるように電圧制御信号 VCONaを出力し、電源電圧監視回路30が、内部電源電圧IVccがそれぞれ制御しようとしている電圧V1, V2に達したことを確認してから、内部クロックICLKを対応する周波数に制御する。それにより、内部回路14が内部クロックICLKの周波数で動作可能な最小電圧Vminより高い内部電源電圧IVccの供給を確実に受けることができ、内部クロックをより高い周波数に制御するときに、内部回路が動作不能になることが回避される。

[0040]

電源電圧監視回路30は、内部電源電圧IVccが最低電圧V3より低くなると、低電圧リセット信号VRSTを出力する。この低電圧リセット信号VRSTは、内部電源電圧が極端に低くなり、内部回路14内のレジスタやDRAMがもはやデータを保持できなくなる前に生成され、外部に出力される。つまり、内部電源低下を外部に知らせる信号である。この低電圧リセット信号VRSTに応答して、例えば、レジスタやメモリのデータが所定の方法によって退避されるよう制御される。

[0041]

なお、スタンバイモード時には、内部電源電圧IVccの生成が停止される。しかし、スタンバイモード時の制御は、内部回路14内のCPUがスタンバイモードに移行することを制御するので、スタンバイモード選択レジスタ28にスタンバイモードへの移行が指示される前に、レジスタやメモリのデータは、所定の方法により退避される。従って、その場合は、この低電圧リセット信号VRSTは、外部には出力されない。

[0042]

以上、本実施の形態における内部電源電圧の制御についてまとめると、次の通りである。

(1) パワーオン時

電源オンに伴い、パワーオンリセット信号が発生し、初期化信号INIに応答して、内部電源電圧設定レジスタ16は、初期値に設定される。これに伴い、内部電源電圧IVccは、仕様で認められている最大クロック周波数でも動作可能な最低電圧より高い電圧V1のレベルに制御される。

(2) 高速動作から低速動作への移行時

CPUが内部回路をより低速で動作するように制御するとき、ギア選択レジスタ26にPLL回路20のより高い分周比を選択する制御データを設定する。それに伴い、クロック・電圧制御回路22は、より周波数が低いクロックを選択し、内部クロックICLKとして出力する。更に、クロック・電圧制御回路22は、内部クロックICLKの周波数を低下させると共に、所定の電圧制御信号VCONaを内部電源電圧設定レジスタ16に設定することで、電圧レギュレータ12が生成する内部電源電圧IVccのレベルを低下させる。

(3) 低速動作から高速動作への移行時

CPUが内部回路をより高速で動作するように制御するとき、ギア選択レジスタ26にPLL回路20のより低い分周比を選択する制御データを設定する。それに伴い、クロック・電圧制御回路22は、所定の電圧制御信号VCONaを内部電源電圧設定レジスタ16に設定することで、電圧レギュレータ12が生成する内部電源電圧IVccのレベルを上昇させる。そして、電源電圧監視回路30内の電源電圧検出レジスタ34の検出レベルが所望のレベルまで上昇したことを確認してから、クロック・電圧制御回路22は、より高い周波数のクロックを選択し、内部クロックICLKとして出力する。

(4) スタンバイモードとそこからの復帰

CPUがスタンバイモードに制御するとき、データ退避などの必要な処理を行った後に、スタンバイモード選択レジスタ28を設定する。それに応答して、クロック・電圧制御回路22は、内部電源電圧設定レジスタをスタンバイモードの

データに設定し、電圧レギュレータ12による内部電源電圧IVccの生成を停止させ、更に、スタンバイモード信号STBをPLL回路20に出力し、クロックの発生を停止させる。この結果、内部クロックICLKも停止する。これにより、内部回路14は完全にスリープ状態になる。

[0043]

スタンバイモードから復帰する場合、内部回路14は完全にスリープ状態にあるので、外部からのリセット信号RSTの供給に応答して、復帰が行われる。外部リセット回路18は、初期化信号INIを出力して、内部電源電圧設定レジスタ16を初期値に設定して、電圧レギュレータ12に最大電圧V1を生成するように制御する。また、クロック・電圧制御回路22も最大周波数の内部クロックを生成する。

(5) 内部電源電圧の変更制御の別の例

内部電源電圧設定レジスタ16の設定値の変更は、クロック・電圧制御回路22からではなく、内部回路のCPUから内部バスBUSを介して行うこともできる。つまり、CPUは、レジスタ24,26,28に所定のデータを設定して内部クロックの周波数を制御すると共に、内部電源電圧設定レジスタ16に所定のデータを設定して内部電源電圧レベルも直接制御する。

[0044]

上記の高速動作や低速動作の一例としては、例えば、集積回路10が、通信制御を行うマイクロコンピュータについて説明すると以下の通りである。通信先が高速通信を行う場合は、集積回路10の内部回路(CPU、メモリ、タイマーなどを含む)は、内部クロックの周波数を高く、内部電源電圧を高く制御され、通信先が低速通信を行う場合は、内部クロックの周波数は低く、内部電源電圧は低く制御される。そして、通信を行わない場合は、スタンバイモードにされ、内部クロックは停止され、内部電源電圧の生成も停止される。

[0045]

以上のとおり、内部回路内のCPUからの制御により、動作モードに応じた制御データが各レジスタに設定される。それに伴い、クロック・電圧制御回路が、内部クロックの周波数と共に内部電源電圧のレベルも制御する。従って、低速動

作時の消費電力をよりいっそう削減することが可能になる。

[0046]

以上、実施の形態をまとめると以下の付記の通りである。

[0047]

(付記1) 半導体集積回路において、

外部電源電圧を降圧して内部電源電圧を生成する内部電源電圧発生回路と、

前記内部電源電圧を供給されて動作する内部回路とを有し、

前記内部電源電圧発生回路は、前記内部回路の動作速度に応じて、生成する内部電源電圧のレベルを変更することを特徴とする半導体集積回路。

[0048]

(付記2)付記1において、

前記内部回路の動作速度に応じて制御された周波数の内部クロックを生成する クロック制御回路を有し、

前記内部クロックが第1の周波数に制御される時は、前記内部電源電圧が第1の電圧に制御され、前記内部クロックが第1の周波数より低い第2の周波数に制御される時は、前記内部電源電圧が第1の電圧より低い第2の電圧に制御されることを特徴とする半導体集積回路。

[0.04.9]

(付記3)付記1において、

前記内部回路の動作速度に応じて制御された周波数の内部クロックを生成する クロック・電圧制御回路を有し、

当該クロック・電圧制御回路は、前記内部クロックの周波数を制御すると共に 、前記内部電源発生回路が生成する内部電源電圧のレベルを前記内部クロックの 周波数に対応するレベルに制御することを特徴とする半導体集積回路。

[0050]

(付記4)付記3において、

前記内部クロックが第1の周波数に制御される時は、前記内部電源電圧が第1 の電圧に制御され、前記内部クロックが第1の周波数より低い第2の周波数に制 御される時は、前記内部電源電圧が第1の電圧より低い第2の電圧に制御される ことを特徴とする半導体集積回路。

[0051]

(付記5)付記2乃至4のいずれかにおいて、

前記内部電源電圧の制御された電圧レベルは、それぞれ対応する内部クロック の周波数に対して前記内部回路が動作可能な下限電圧レベルよりも高く制御され ることを特徴とする半導体集積回路。

[0052]

(付記6)付記2または4において、

前記内部電源電圧が前記第2の電圧から第1の電圧に増加制御されるときは、 前記内部電源電圧発生回路が生成する前記内部電源電圧が前記第1の電圧に上昇 したことが確認された後に、前記内部クロックの周波数が前記第2の周波数から 第1の周波数に変更制御されることを特徴とする半導体集積回路。

[0053]

(付記7)付記1において、

前記内部回路がスタンバイモードに制御される時は、前記内部電源電圧発生回路は内部電源電圧の発生を停止することを特徴とする半導体集積回路。

[0054]

(付記8)付記7において、

更に、外部からのリセット信号に応答して、前記スタンバイモードから復帰する初期化信号を生成する外部リセット回路を有し、当該初期化信号に応答して、前記内部電源電圧生成回路が前記内部電源電圧の生成を再開することを特徴とする半導体集積回路。

[0055]

(付記9)付記1において、

パワーオン時において、前記内部電源電圧が最大内部電源電圧レベルに制御されることを特徴とする半導体集積回路。

[0056]

(付記10)付記2において、

前記内部回路に含まれるCPUが実行するプログラムに応じて、クロック制御

回路が生成する内部クロックの周波数が制御され、更に、内部電源電圧発生回路 が生成する内部電源電圧レベルが制御されることを特徴とする半導体集積回路。

[0057]

(付記11)付記10において、

前記実行するプログラムによって高速動作モードか低速動作モードかが判別され、前記高速動作モード時には、前記内部クロックの周波数がより高く、前記内部電源電圧がより高く制御され、前記低速動作モード時には、前記内部クロックの周波数がより低く、前記内部電源電圧がより低く制御されることを特徴とする半導体集積回路。

[0058]

(付記12)付記10において、

更に、前記内部電源電圧発生回路に電圧制御信号を供給する第1のレジスタと、前記クロック制御回路に動作モード信号を供給する第2のレジスタとを有し、前記CPUは、実行するプログラムに応じて、前記第1または第2のレジスタの少なくとも1つを変更設定することを特徴とする半導体集積回路。

[0059]

【発明の効果】

以上、本発明によれば、内部回路の動作モードに応じて、内部電源電圧の電圧 レベルが可変制御されるので、低速動作時における消費電力をよりいっそう削減 することができる。

【図面の簡単な説明】

【図1】

本実施の形態における動作周波数と動作電圧との関係を示す図である。

【図2】

図1の内部電源電圧の制御に対応する動作周波数と消費電流との関係を示す図である。

【図3】

本実施の形態における半導体集積回路の一部構成図である。

【図4】

内部電源電圧発生回路の詳細回路図である。

【図5】

電源電圧監視回路の詳細回路図である。


【符号の説明】

- 10 半導体集積回路
- 12 内部電源電圧発生回路、直流電圧レギュレータ
- 14 内部回路
- 16 内部電源電圧設定レジスタ、第1のレジスタ
- 18 外部リセット回路
- 20 PLL回路
- 22 クロック制御回路、クロック・電圧制御回路
- 24, 26, 28 レジスタ
 - EVcc 外部電源電圧
 - IVcc 内部電源電圧
 - ECLK 外部クロック
 - ICLK 内部クロック

【書類名】


図面

【図1】




動作周波数と動作電圧

【図2】




動作周波数と消費電流


【図3】



【図4】



【図5】



【書類名】

要約書

【要約】

【課題】マイクロコントローラの低速動作時における消費電力をよりいっそう削減する。

【解決手段】外部電源電圧EVccを降圧して内部電源電圧IVccを生成する内部電源電圧発生回路(12)を有する集積回路において、内部電源電圧を供給されて動作する内部回路(14)を有し、内部電源電圧発生回路は、内部回路の動作速度に応じて、生成する内部電源電圧のレベルを変更することを特徴とする。更に、内部回路の動作速度に応じて制御された周波数の内部クロックを生成するクロック制御回路(22)を有し、内部クロックの周波数がより高く制御されるときは、内部電源電圧もより高く制御され、内部クロックの周波数がより低く制御されるときは、内部電源電圧もより低く制御される。これにより、内部回路の動作不能状態を回避し、低速動作時における消費電力をいっそう低減することができる。

【選択図】図3

出願人履歷情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社